ウェーハ準備プロセスには 2 つの主要なリンクがあります。1 つは基板の準備で、もう 1 つはエピタキシャル プロセスの実行です。半導体単結晶材料から慎重に作られたウェーハである基板は、半導体デバイスを製造するための基礎としてウェーハ製造プロセスに直接投入することも、エピタキシャルプロセスを通じてさらに強化することもできます。
では、指示とは何でしょうか?簡単に言うと、エピタキシーとは、細かく加工（切断、研削、研磨など）された単結晶基板上に新しい単結晶層を成長させることです。この新しい単結晶層と基板は、必要に応じて均一またはヘテロエピタキシャル成長を達成できるように、同じ材料または異なる材料で作ることができる。新しく成長した単結晶層は基板の結晶相に応じて広がるため、エピタキシャル層と呼ばれます。その厚さは通常、わずか数ミクロンです。シリコンを例にとると、シリコンエピタキシャル成長とは、特定の結晶方位を持ったシリコン単結晶基板上に、基板と同じ結晶方位を持ち、抵抗率と厚さを制御可能なシリコン層を成長させることです。完全な格子構造を持つシリコン単結晶層。基板上にエピタキシャル層を成長させたもの全体をエピタキシャルウェーハと呼びます。
従来のシリコン半導体産業では、高周波および高出力デバイスをシリコンウェーハ上に直接製造することは、いくつかの技術的困難に直面します。たとえば、コレクタ領域での高いブレークダウン電圧、小さな直列抵抗、小さな飽和電圧降下などの要件を達成するのは困難です。エピタキシー技術の導入は、これらの問題を巧みに解決します。解決策は、低抵抗率のシリコン基板上に高抵抗率のエピタキシャル層を成長させ、その後、高抵抗率のエピタキシャル層上にデバイスを製造することです。このようにして、高抵抗率のエピタキシャル層がデバイスに高い耐圧を提供し、低抵抗率の基板が基板の抵抗を低減して飽和電圧降下を低減し、高耐圧と抵抗と抵抗の小さなバランスを実現します。電圧降下が小さい。
さらに、GaAs やその他の III-V、II-VI、その他の分子化合物半導体材料の気相エピタキシーや液相エピタキシーなどのエピタキシー技術も大幅に開発され、ほとんどのマイクロ波デバイス、光電子デバイス、電力の基礎となっています。デバイス。製造に不可欠なプロセス技術、特に薄層、超格子、量子井戸、歪超格子、原子レベルの薄層エピタキシーにおける分子線および有機金属気相エピタキシー技術の応用の成功は、半導体研究の新しい分野となっています。 「エナジーベルトプロジェクト」の発展により、強固な基盤が築かれました。
第3世代の半導体デバイスに関して言えば、そのほとんどはエピタキシャル層上に作られており、炭化珪素ウエハ自体は基板として機能するだけです。 SiC エピタキシャル材料の厚さ、バックグラウンド キャリア濃度、その他のパラメータは、SiC デバイスのさまざまな電気的特性を直接決定します。高電圧アプリケーション用の炭化ケイ素デバイスでは、エピタキシャル材料の厚さやバックグラウンドキャリア濃度などのパラメータに対する新たな要件が提示されています。したがって、炭化珪素エピタキシャル技術は、炭化珪素デバイスの性能を最大限に活用する上で決定的な役割を果たします。ほぼすべての SiC パワーデバイスの製造は、高品質の SiC エピタキシャル ウェーハに基づいて行われます。エピタキシャル層の製造は、ワイドバンドギャップ半導体産業の重要な部分です。
投稿日時: 2024 年 5 月 6 日